三星电子宣布，其第七代高带宽存储器 (HBM4E) 计划于 2027 年量产，目标带宽将超过每秒 3 TB。计划将每针速度提升至每秒 13 Gbps 以上，最高可达每秒 3.25 TB，是当前第五代 (HBM3E) 的 2.5 倍。随着英伟达要求提高其计划于明年投入使用的第六代 HBM4 的带宽，下一代 HBM 的“速度竞赛”正在升温。

当地时间10月14日，三星电子在圣何塞会议中心举行的2025年开放计算项目（OCP）全球峰会上宣布，其正在开发的HBM4E（高带宽存储器）每个引脚的目标传输速度将超过13 Gbps，预计于2027年问世。HBM4E拥有2,048个引脚用于数据交换，换算成字节（1字节等于8位）后，传输速度可达每秒3.25 TB（太字节/秒）。三星电子还宣布，HBM4E的能效将是目前HBM3E（3.9皮焦耳/位）的两倍以上。

这是自今年1月在旧金山举行的ISSCC 2025峰会以来，三星电子首次公开披露HBM4E的目标带宽。当时，三星电子宣布目标带宽较去年的计划提升25%，达到每针10 Gbps和2.5 TB/s。然而，今年年中情况发生了变化。最大的HBM客户NVIDIA要求其下一代人工智能（AI）加速器Vera Rubin提高HBM4的带宽。

JEDEC（联合电子设备工程委员会）对HBM4的标准是每针8 Gbps和2 TB/s。然而，NVIDIA要求三星电子、SK海力士和美光这三家内存制造商提供每针超过10 Gbps的带宽。三星电子的回应是将HBM4的针脚速度提升至11 Gbps，SK海力士也达到了相当的速度。一些分析师猜测美光在提升带宽方面遇到了困难，但在最近的财报电话会议上，该公司宣布已向“主要客户”（NVIDIA）交付了11 Gbps HBM4样品，从而缓解了人们的担忧。

鉴于第六代 HBM4 在量产前就实现了超出预期的带宽，半导体行业普遍猜测下一代 HBM4E 的带宽将超出原计划。三星电子今日的声明证实了这一预期，其重要意义在于，它是三大内存制造商中首个实现“每秒超过 3 TB”带宽的公司。一位半导体业内人士表示：“三星电子在 HBM3E 方面落后于竞争对手，但自 HBM4 开发初期以来，就一直致力于超越竞争对手的带宽。随着 HBM4 的‘速度之战’即将到来，该公司计划在下一代产品中迅速行动，实现扭转局面。”

三星电子还公布了其首款 LDDDR6 下一代移动 DRAM 的详细规格，该 DRAM 的 JEDEC 标准已于 7 月发布。其目标是实现每秒 114.1 GB 的带宽，每引脚 10.7 Gbps，同时与现有的 LPDDR5X 相比，能效提高 20%。

这家代工厂还暗示其 2 纳米 (SF2) 工艺已完成，计划于今年年底实现量产。三星电子还宣布了与韩国本土 AI 芯片初创公司 Rebellion 的代工合作。Rebellion 正在开发“Rebell-CPU”，它将下一代“RebellQuad”芯片组与 ARM Neoverse v3 CPU 相结合。RebellQuad 神经处理单元 (NPU) 和配套 CPU 将分别采用三星电子的 4 纳米 (SF4X) 和 2 纳米工艺制造。

三星电子今日宣布，目前正在开发的 Rebell-CPU 进展“按计划”，其初始目标频率为 3.5-4.0 GHz。 NVIDIA 的“Grace” CPU 基于 Neoverse v2 和台积电的 4nm 工艺打造，最高主频可达 3.44GHz。这意味着采用三星电子下一代 2nm 工艺制造的芯片组将能够实现更高的峰值速度。